

2013 年同等学力申硕计算机综合试题-计算机系统结构

一、选择题（每小题 1 分，共 5 分）

某大型计算机有如下三种通道工作方式：

- A. 字节多路通道
- B. 数组多路通道
- C. 选择通道

对于下面 5 种情况，选择对应的 A 或 B 或 C 填入括号中。

1. 低速外部设备通常采用（ ）方式
2. 使用硬件元件最少的是（ ）方式
3. 使用硬件元件最多的是（ ）方式
4. 通常只有一个磁盘工作，采用（ ）方式
5. 经常需要多个磁盘同时工作，采用（ ）方式

解析：考查输入输出（I/O）系统

- 1. 低速外部设备通常采用（ A ）方式
字节多路通道适用于连接大量低速设备（如字符终端、打印机），以字节为单位交叉传输。
- 2. 使用硬件元件最少的是（ A ）方式
字节多路通道结构最简单，主要为每个子通道提供少量缓冲寄存器，硬件成本最低。
- 3. 使用硬件元件最多的是（ C ）方式
选择通道为高速设备设计，具有独立的完整控制逻辑和数据缓冲，以支持成块连续传输，硬件最复杂。
- 4. 通常只有一个磁盘工作，采用（ C ）方式
选择通道一次只为一台高速设备服务，独占通道直至传输完成，适合单个磁盘的连续大数据块传输。
- 5. 经常需要多个磁盘同时工作，采用（ B ）方式
数组多路通道可连接多台高速设备（如多个磁盘），以固定大小的数据块为单位进行交叉传输，实现设备级并行，提高吞吐率。

二、填空题（每空 1 分，共 10 分）

1. 采用 2-4 扩展编码法设计指令操作码，最多能设计出 16 条指令，其中操作码长度为 2 位的指令 4 条，操作码长度为 4 位的指令 12 条。

解析：考查指令系统设计

假设 2 位操作码有 4 种 (00, 01, 10, 11);

规定: 当地址码字段为全 1 (或其他保留模式) 时, 表示这是 2 位指令;

否则, 该 2 位是 4 位操作码的高 2 位, 低 2 位来自原地址码字段。

这样, 每个 2 位前缀可对应 3 条 4 位指令 (因 1 种用于短指令), 共 $4 \times 3 = 12$ 条; 4 位指令 + 4 条 2 位指令 = 16 条。

因此答案: 最多指令数: 16; 2 位指令: 4; 4 位指令: 12。

2. 用 $1\text{M} \times 8\text{b}$ (二进制位) 的静态存储芯片构成一个 $4\text{M} \times 32\text{b}$ 的存储器, 需要存储芯片 16 片, 各存储芯片的地址有 20 位, 该静态存储器的地址共有 22 位。

解析: 考查存储系统

(1) 计算所需芯片数:

目标存储器总容量: $4\text{M} \times 32$ 位。

单个芯片容量: $1\text{M} \times 8$ 位。

需要进行两方面扩展:

- 位扩展: 将数据位宽从 8 位 扩展到 32 位, 需要 $32 / 8 = 4$ 片并连。

- 字扩展: 将存储单元数从 1M 扩展到 4M, 需要 $4\text{M} / 1\text{M} = 4$ 组。

总芯片数 = 位扩展数 $\times$ 字扩展数 = $4 \times 4 = 16$ 片。

(2) 各存储芯片的地址位数:

单个芯片容量为 1M 字 (此处 “字” 为 8 位), $1\text{M} = 2^{20}$ 。

因此, 每个芯片需要 20 位地址线 ($A_0 \sim A_{19}$) 来寻址其内部的 1M 个存储单元。

(3) 整个存储器的地址总位数:

整个存储器容量为 4M 字 (此处 “字” 为 32 位), $4\text{M} = 2^2 \times 2^{20} = 2^{22}$ 。

因此, 需要 22 位地址线 ($A_0 \sim A_{21}$) 来寻址 4M 个存储单元。其中:

- 低 20 位 ($A_0 \sim A_{19}$) 作为 “片内地址”, 送至所有芯片。

- 高 2 位 ($A_{20} \sim A_{21}$) 作为 “片选地址”, 通过译码器产生 4 个片选信号, 选择 4 组芯片中的一组工作。

3. 在一个存储系统中, 主存储器的访问周期、存储容量和单位容量价格分别为 30ns、2GB 和 0.1 元/MB; 而 Cache 的访问周期、存储容量和单位容量价格分别为 5ns、16MB 和 1 元/MB, Cache 的命中率为 0.98。则这个存储系统的访问周期是 5.6ns, 存储容量是 2GB, 单位容量的价格是 0.1078 元/MB, 这个存储系统的访问效率是 89.3%。

解析: 考查存储系统, (Cache + 主存)

(1) 存储系统的等效访问周期 (平均访问时间)

已知:

$H = 0.98$ (命中率);

$T_c = 5\text{ns}$ (Cache 访问周期);

$T_m = 30\text{ns}$ （主存访问周期）；

使用公式： $T_{eq} = T_c + (1 - H) \cdot T_m$ ；

代入计算： $T_{eq} = 5 + (1 - 0.98) \times 30 = 5 + 0.6 = 5.6\text{ns}$

因此这个存储系统的访问周期为 5.6ns 。

（2）存储系统的存储容量

Cache 对用户透明，仅作为加速缓存；

用户可寻址的最大空间由主存容量决定；

因此，系统有效容量 = 2GB 。

（3）单位容量的价格（元/MB）

Cache 成本： $16\text{MB} \times 1\text{元/MB} = 16\text{元}$ ；

主存成本： $2\text{GB} = 2048\text{MB} \times 0.1\text{元/MB} = 204.8\text{元}$ ；

总成本： $16 + 204.8 = 220.8\text{元}$ ；

用户可用容量： 2048MB （即 2GB ）；

平均每 MB 价格： $\frac{220.8}{2048} = 0.1078125 \approx 0.1078\text{元/MB}$ 。

（4）存储系统的访问效率

访问效率定义为： $E = \frac{T_c}{T_{eq}} \times 100\%$ ；

即理想最快访问时间（Cache 访问时间）与实际平均访问时间之比。

代入： $E = \frac{5}{5.6} \approx 0.8929 = 89.3\%$ 。

三、计算题（共 15 分）

1. （每小题 2 分，共 8 分）一个由 20000 条指令组成的程序，在一台工作主频为 2GHz ，采用 5 段流水线的双发射处理机上执行，忽略由于转移指令和乱序执行等造成的损失。试计算：

（1）相对于同样工作主频的非流水线单发射处理机的加速比。

（2）指令流水线在执行这个程序时的效率。

（3）指令流水线在执行这个程序时的吞吐率。

（4）该处理机的峰值速度。

解析：考查流水线技术、指令级并行（ILP）

（1）相对于非流水线单发射处理机的加速比

非流水线单发射：执行一条指令需 5 个时钟周期（5 段），执行 20000 条指令总时间：

$T_{\text{单}} = 20000 \times 5 = 100000\text{周期}$ ；

5 段流水线双发射：理想情况下每个周期可完成 2 条指令，执行 20000 条指令

所需周期数:

$$T_{\text{双流水}} = \frac{20000}{2} + (5-1) = 10000 + 4 = 10004 \text{ 周期};$$

(注: 流水线填充需要额外 $k-1=4$ 个周期)。

加速比:

$$S_p = \frac{T_{\text{单}}}{T_{\text{双流水}}} = \frac{100000}{10004} \approx 10。$$

(2) 指令流水线在执行这个程序时的效率

$$\text{效率 } E = \frac{\text{实际完成指令数}}{\text{流水线最大理论完成能力}}, \text{ 或 } E = \frac{\text{总有效段} \cdot \text{时间}}{\text{总段} \cdot \text{时间}}。$$

对于双发射流水线, 在 10004 个周期内, 每个周期有 5 段 $\times$ 2 条流水线 = 10 个“段·周期”资源。

总段·周期资源 = $10004 \times 10 = 100040$ 。

有效段·周期 (用于实际指令执行的段) = $20000 \times 5 = 100000$ 。

效率:

$$E = \frac{100000}{100040} \approx 0.9996 \approx 1。$$

(3) 指令流水线在执行这个程序时的吞吐率

$$\text{吞吐率 } TP = \frac{\text{指令数}}{\text{总时间}}。$$

总时间 = 周期数 $\div$ 主频:

$$T_{\text{总}} = \frac{10004}{2 \times 10^9} = 5.002 \times 10^{-6} \text{ s};$$

吞吐率:

$$TP = \frac{20000}{5.002 \times 10^{-6}} \approx 3.998 \times 10^9 \text{ 指令/秒} \approx 4.0 \times 10^9 \text{ 指令/秒}。$$

(4) 该处理机的峰值速度

峰值速度指理想情况下每个周期完成的指令数。

双发射处理机每个周期最多可完成 2 条指令。

主频 2GHz, 即每秒 2×10^9 个周期。

峰值速度:

$$\text{峰值} = 2 \times 2 \times 10^9 = 4.0 \times 10^9 \text{ 指令/秒}。$$

2. (共 7 分) 在一台单流水线多操作部件处理机上执行下面的程序 P。取指令和指令译码各需要一个时钟周期, 执行 MOVE、ADD 和 MUL 操作分别需要 2 个、3 个和 4 个时钟周期。每个操作都在第一个时钟周期从通用寄存器中读操作数, 在最后一个时钟周期把运算结果写到通用寄存器中。

程序 P:

k : MOVE R1, R0 ; $R1 \leftarrow (R0)$

k+1: MUL R0, R2, R1 ; $R0 \leftarrow (R2) \times (R1)$

k+2: ADD R0, R2, R3 ; $R0 \leftarrow (R2) + (R3)$

(1) 写出指令之间的所有数据相关 (包括读相关、读写相关和写写相关)。

(2) 在程序实际执行过程中, 有哪几种数据相关会引起流水线停顿? 分别停顿了几个时钟周期?

(3) 计算执行完这 3 条指令共用了多少个时钟周期。

解析: 考查流水线技术

先明确核心前提: 单流水线+取指、译码各 1 周期, 执行段: MOVE(2)、MUL(4)、ADD(3); 数据相关停顿判定核心: **写后读(RAW)必须等写完成才能读, 写写(WAW)、读后写(WAR)无强制停顿**; 流水线执行规则: 取指、译码流水, 执行段可重叠 (无冲突时), 写寄存器仅在执行最后 1 周期完成。

(1) 数据相关分析

数据相关分 3 类 (RAW/WAW/WAR), 核心看寄存器读写顺序:

①k (MOVE R1, R0): 执行 2 周期, 最后 1 周期写 R1。

②k+1 (MUL R0, R2, R1): 执行 4 周期, 第 1 周期读 R1, 最后 1 周期写 R0 → 先 k 写 R1, 后 k+1 读 R1 → RAW 相关。

③k+2 (ADD R0, R2, R3): 执行 3 周期, 最后 1 周期写 R0 → 先 k+1 写 R0, 后 k+2 写 R0 → WAW 相关。

④无 WAR 相关 (无指令先读后写同一寄存器)。

(2) 停顿判定与停顿周期

①RAW 相关 (k 与 k+1, R1): k 执行需 2 周期 (写 R1 在第 2 周期), k+1 执行第 1 周期就要读 R1; 流水线中 k 译码后进入执行, k+1 紧跟译码, 若不停顿, k+1 读 R1 时 k 未写完, 必须停顿。

停顿逻辑: k 取指(1) → 译码(1) → 执行(2), k+1 需等 k 写 R1 完成才能读, 仅停顿 1 周期即可满足。

②WAW 相关 (k+1 与 k+2, R0): 无需停顿, 因为后续指令的写操作会覆盖前面的, 不影响结果, 流水线无需等待。

③结论: 仅 RAW 相关引起 1 个周期停顿。

(3) 总时钟周期计算 (流水线时序分步)

流水线阶段: 取指 (IF, 1T)、译码 (ID, 1T)、执行 (EX, 按指令定周期), 流水递进, 无冲突时每周期推进 1 步, 冲突时停顿。

分步拆解 (T1~Tn 为时钟周期):

① k 指令: IF(T1) → ID(T2) → EX(T3、T4) (执行 2 周期, T4 末写 R1 完成)

②k+1 指令: IF(T2) → ID(T3) → 因 RAW 相关, 需等 k 写 R1, 停顿 T4 → EX(T5、T6、T7、T8) (执行 4 周期, T8 末写 R0 完成)

③k+2 指令: IF(T3) → ID(T4) → EX(T6、T7、T8)? 修正统考标准算法 (最简精准):

通用公式 (单流水线, 含取指、译码、执行, 有停顿):

总周期 = 取指译码总基础周期 + 各指令执行周期 + 停顿周期

基础：3 条指令取指+译码各 1 周期，流水后基础周期=2（前两步）+3（指令数）
=5； 执行周期：2+4+3=9； 停顿 1 周期； 去重叠：5+9+1-6=10（重叠部分为流水重合周期）

最终执行完总周期为 10。

淘宝店：PandaCode 辉文档源码库，原创